Accueil
>
Verimag
>
Thèse en cours
>
Thèse en cours
Thèse en cours
Bob Aubouin-Pairault
(2021 - 2024)
Alban Reynaud Michez
(2022 - 2025)
Oussama Oulkaid
(2022 - 2025)
Ana Maria Gomez Ruiz
(2022 - 2025)
Weicheng He
(2023 - 2026)
Alexandre Berard
(2023 - 2026)
Benjamin Bonneau
(2023 - 2026)
Baptiste De Goër De Herve
(2023 - 2026)
Basile Gros
(2023 - 2026)
Neven Villani
(2024 - 2027)
Hadi Dayekh
(2024 - 2025)
Timothée Rognon
(2024 - 2027)
Actualités
Séminaires
Séminaires
7 novembre 2024
Aurèle Barrière:
Formal verification beyond traditional compilation
21 novembre 2024
Chao Huang:
: safe reinforcement learning with verification in the loss
28 novembre 2024
Grégoire Bussone:
Tba (synchronous language compilers: translation validation and optimizations)
2 décembre 2024
Thomas Vigouroux:
Analyses quantitatives pour les attaquants adaptatifs (Phd)
12 décembre 2024
Lucas Bueri:
Tba (Phd)
Nouvelles publications
Quelques Publications Récentes
Karine Altisen, Stéphane Devismes, Anaïs Durand, Colette Johnen, Franck Petit:
Self-stabilizing Systems in Spite of High Dynamics
Claire Maiza:
Hardware and software analyses for precise and efficient timing analysis
Karine Altisen, Alain Cournier, Geoffrey Defalque, Stéphane Devismes:
Pour battre à l'unisson, il faut que tous les chemins viennent de Rome
Karine Altisen, Pierre Corbineau, Stéphane Devismes:
Certification of an exact worst-case self-stabilization time
Offres d'emploi et stages
Offres d'emploi et stages
[Master] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences
Bourses PERSYVAL de M2
[Funded PhD] Annotations de sécurité pour compilateur optimisant formellement vérifié
[Funded PhD] Quantitative analysis of software security against adaptive attacks
[Master] Adapting Hardware Platforms to a Multi-Core Response Time Analysis Framework
[Master] Analyzing fault parameters triggering timing anomalies
[Master] Exploration by model-checking of timing anomaly cancellation in a processor
[Master] Towards New Frontiers in Multi-Core Response Time Analysis ?
[Master]Leakage in presence of an active and adaptive adversary
[PostDoc] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences
Navigation
Rubriques
Verimag
Membres
Publications
Outils
Thèse en cours
Emplois et stages
Projets
Partenaires
Colloques et Conférences
Séminaires
Documents
Axes
Contact
Plan du site
Acces au Batiment
Contact
|
Plan du site
|
Site réalisé avec SPIP 4.2.16
+
AHUNTSIC
[CC License]
info visites
4133649
English
Français